ツールの使用経験者歓迎 CAD：CR-8000、CR-5000、Capital、OrCAD、AutoCAD Electrical、各種EDAツール、三菱シーケンサ、オムロンPLCなど シミュレーション：PSpice、HSPICE、LTspice、Verilog... ハードウェア記述言語：VHDL、VerilogHDL、System C 測定機器：オシロスコープ、ロジックアナライザ、スペクトラムアナライザ デバイス：FPGA、CPLD、マイコン、CCD/CMOS 制御/プログラミングツール：三菱...

、LTspice、Verilog ハードウェア記述言語：VHDL、VerilogHDL、System C 測定機器：オシロスコープ、ロジックアナライザ、スペクトラムアナライザ デバイス：FPGA、CPLD、マイコン、CCD/CMOS 制御/プロ...

、各種EDAツール、三菱シーケンサ、オムロンPLCなど シミュレーション：PSpice、HSPICE、LTspice、Verilog ハードウェア記述言語：VHDL、VerilogHDL、System C 測定機器：オシロスコープ、ロジ...

/tcl 等) ・RTL(Verilog/VHDL),System-C ・設計・評価に必要なEDAツール全般 ・検証に必要なテスト機器全般 ［勤務地（住所）］ 栃木県芳賀郡芳賀町 ［待遇・福利厚生］ ＜給与詳細＞ 想定...要件 以下いずれかの資格・経験をお持ちの方 ・論理・物理設計 -SoCの一貫した開発経験 -SoC、LSI、ASICの要求仕様の作成経験 -ハードウェア言語（Verilog、VHDL、システムC）を用いた論理回路設計経験 -デジ...

時間(推奨：始業時間10:00、終業時間19:00) ［休日・休暇］ 完全週休2日制(土・日・祝日)、夏季休暇、年末年始休暇 ［応募資格］ ◆必須 ・Verilog/VHDL設計経験 ・C/C++にお...

機器のデジタル回路設計（オーディオ機器、ホームシアター、サウンドバー、AVアンプ） ■使用ツール・環境： ◇CAD・設計支援：AutoCAD、各種CADツール（基板設計・レイアウト）、オシロスコープ、マルチメーター ◇HDL：VerilogHDL／VHDL...／System Verilog ◇ドキュメント作成・管理：Excel、Word、PowerPoint（MS Office 365）、VBA ◇その他：半田こて、各種工具類、業務管理ツール ■当社について 当社は電気・電子、機械系、自動車、医療...

DFT(compier,tetramax,vcs, ＊利用言語：Verilog・VHDL,tcl, ＊使用OS・アプリ：Linuz/Windows, ［勤務地（住所）］ 神奈川県厚木市 大阪市北区 福岡市早良区 ［待遇・福利...

保険） ［休日・休暇］ ■休日休暇 完全週休2日制（土日）、年末年始休暇、夏期休暇、有給休暇、年間休日125日以上 ［応募資格］ ■応募資格 必要経験：半導体（FPGA,LSI、SOC）デジタル回路の設計経験。Verilog、VHDL 歓迎...

、Alutiumdesignerなど└言語：Verilog、VHDL、組み込みC言語 ■設計経験└アナログ/デジタル回路、FPGA/LSIなどの回路設計知識を活かした設計経験をお持ちの方└ハードウェア制御の経験をお持ちの方...

、VHDL・Verilog-HDL設計、論理検証（C言語、Specman 他） 【歓迎経験】IP設計・検証（PCI-Express、USB、S-ATA他）、CPUバス設計・検証（おもにARM系）...

などにかかわる業務をお任せします。 ■開発主要分野：画像表示装置／システム、画像検査装置、モバイルネットワーク、メモリなど ■開発環境：Verilog HDL、VHDLなど 【得られる経験】 ・ベテランエンジニアと同年代の日本人・外国人エンジニアとの混成チームにより、短期...休暇形態：完全週休2日制(土日祝)、年間有給休暇：10日～（下限日数は、入社直後の付与日数となります）、年末年始、夏季休暇、慶弔休暇 ［応募資格］ 【必須】 ・VerilogHDLまたはVHDL、いずれかの言語スキルをお持ちの方 ・論理...

理回路設計 ■Verilog-HDLやVHDLを用いたRTL設計／シミュレーション 【業務の魅力】 ・お客様の要望を形にするオーダーメイドのものづくり ・分業制ではなく構想～納入まで一貫して担当するため、装置全体の設計技術が身に付きます。 ・社内...

の知識/経験 ・制御ソフトウェアの開発経験 ・光学に関する知識/経験 【使用ソフトウエア・言語】 ソフト：Vivado（Xilinx社）、Quartus（Intel社）など 開発言語：Verilog、VHDL言語、Pythonなど...

ログ分野・・・Candence Virtuoso、Synopsys Custom Compiler設計経験 ②デジタル分野・・・Synopsys VCS/Lint を用いて、VHDL/Verilog/RTL 【給与】時給2,300円〜2,300円 【勤務...

プリ・バックエンド設計 ＊EDAツール Mentor社 Tessent Synopsys社 DFT ＊利用言語：Verilog・VHDL ＊使用OS・アプリ：Linuz/Windows, ［勤務地（住所）］ 東京都港区浜松町２−７...

設計経験FPGA、Verilog-HDL、VHDL、DSPなどの設計経験アナログ,デジタル回路設計経験...

プリ・バックエンド設計 ＊EDAツール Mentor社 Tessent Synopsys社 DFT ＊利用言語：Verilog・VHDL ＊使用OS・アプリ：Linuz/Windows, ［勤務地（住所）］ 東京都港区浜松町２−７...

プリ・バックエンド設計 ＊EDAツール Mentor社 Tessent Synopsys社 DFT ＊利用言語：Verilog・VHDL ＊使用OS・アプリ：Linuz/Windows, ［勤務地（住所）］ 東京都港区浜松町２−７...

ーエレクトロニクス分野の開発・設計、シミュレーション（例.PSIM）経験のある方 ・PLCプログラミング（例.Verilog／VHDL）経験のある方 ■求める人物像 ・異なる価値観や意見を尊重し、協調・協働できる方 ・責任感をもって業務に取り組める方 ・新し...

機器のデジタル回路設計（オーディオ機器、ホームシアター、サウンドバー、AVアンプ） ■使用ツール・環境： ◇CAD・設計支援：AutoCAD、各種CADツール（基板設計・レイアウト）、オシロスコープ、マルチメーター ◇HDL：VerilogHDL／VHDL...／System Verilog ◇ドキュメント作成・管理：Excel、Word、PowerPoint（MS Office 365）、VBA ◇その他：半田こて、各種工具類、業務管理ツール ■当社について 当社は電気・電子、機械系、自動車、医療...