） ■有給休暇：入社月から6ヶ月勤務後、初年度10日付与。 年間休日数：2024年4月〜2025年3月実績 ［応募資格］ 学歴不問 ＜応募資格/応募条件＞ ■必須条件： Verilog/VHDLでの設計経験...ツール； Verilog 【雇入れ直後】電気電子系設計開発業務 ■当求人の魅力： ・車載向け高電圧ACインバーターの設計 ・電気回路シミュレーション ■当社の特徴： ・1972年創業と歴史が長く、創業当時から大手メーカー様の設計・開発...

アウト設計、特性検証、信頼性検証、FPGA設計 評価検証：次世代製品開発のための各種評価データ取得及び解析 ◎LSI設計開発 Verilog/VHDL 論理回路設計・検証 LSI論理回路設計/検証業務 半導体素子のレイアウト設計 ◎半導...

高速IF制御ロジック開発 ◇DDR、PCIe、MIPI、Ethernet等の高速インターフェース設計 ◇検証環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog...

アウト設計、特性検証、信頼性検証、FPGA設計 評価検証：次世代製品開発のための各種評価データ取得及び解析 ◎LSI設計開発 Verilog/VHDL 論理回路設計・検証 LSI論理回路設計/検証業務 半導体素子のレイアウト設計 ◎半導...

アウト設計、特性検証、信頼性検証、FPGA設計 評価検証：次世代製品開発のための各種評価データ取得及び解析 ◎LSI設計開発 Verilog/VHDL 論理回路設計・検証 LSI論理回路設計/検証業務 半導体素子のレイアウト設計 ◎半導...

高速IF制御ロジック開発 ◇DDR、PCIe、MIPI、Ethernet等の高速インターフェース設計 ◇検証環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog...

図やケーブル図面の設計 ◆筐体及び機器レイアウトの設計 ◆オシロスコープやマルチメータを使った回路の検証 ◆FPGAやPLDの論理回路設計 ◆Verilog-HDLやVHDLを用いた RTL設計／シミュレーション など( *^o^*) 入社...

高速IF制御ロジック開発 ◇DDR、PCIe、MIPI、Ethernet等の高速インターフェース設計 ◇検証環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog...

環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo...

高速IF制御ロジック開発 ◇DDR、PCIe、MIPI、Ethernet等の高速インターフェース設計 ◇検証環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog...

高速IF制御ロジック開発 ◇DDR、PCIe、MIPI、Ethernet等の高速インターフェース設計 ◇検証環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog...

アウト設計、特性検証、信頼性検証、FPGA設計 評価検証：次世代製品開発のための各種評価データ取得及び解析 ◎LSI設計開発 Verilog/VHDL 論理回路設計・検証 LSI論理回路設計/検証業務 半導体素子のレイアウト設計 ◎半導...

高速IF制御ロジック開発 ◇DDR、PCIe、MIPI、Ethernet等の高速インターフェース設計 ◇検証環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog...

環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo...

アウト設計、特性検証、信頼性検証、FPGA設計 評価検証：次世代製品開発のための各種評価データ取得及び解析 ◎LSI設計開発 Verilog/VHDL 論理回路設計・検証 LSI論理回路設計/検証業務 半導体素子のレイアウト設計 ◎半導...

解析・電気設備メンテナンスなど） ■尚可 ・FPGAやLSI開発経験 Verilog-HDL、System-Verilog、VHDL Synplify、FPGACompiler、Primetimeなど Xillinx、Alteraが中...

環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo...

高速IF制御ロジック開発 ◇DDR、PCIe、MIPI、Ethernet等の高速インターフェース設計 ◇検証環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog...

に関してはVerilog-HDL(またはVHDL)で開発を行い、最終確認として、シミュレーションまで行っています。 論理合成ツールを用い充実した開発環境のもとで大規模ゲートの設計・開発も行っています。主にFPGA を使用した回路設計に力を入れており、画像...

ドウェア） ・完成したSoCの機能評価/プロセスの構築（実機評価・使いこなし（ハード/ソフトウエア）、各種開発環境構築（ハード/ソフトウエア） 【開発ツール】 ・プログラミング言語（C/C++/Python/tcl 等） ・RTL（Verilog.../VHDL）、System-C ・SoC開発のためのEDAツール全般 ■魅力・やりがい： お客様に最新のサービスを最速で届けるSDVを実現するために必要な、”AIを省電力で実行できるカスタムSoC”を開発します。HondaのAIアル...