プリ・バックエンド設計 ＊EDAツール Mentor社 Tessent Synopsys社 DFT ＊利用言語：Verilog・VHDL ＊使用OS・アプリ：Linuz/Windows, ［勤務地（住所）］ 東京都港区浜松町２−７...

プリ・バックエンド設計 ＊EDAツール Mentor社 Tessent Synopsys社 DFT ＊利用言語：Verilog・VHDL ＊使用OS・アプリ：Linuz/Windows, ［勤務地（住所）］ 東京都港区浜松町２−７...

カレンダーによる、祝日、夏期休暇5日、年末年始8日（12／28～1／4)、産休・育休、有給休暇17日～22日 ［応募資格］ 【いずれか必須】 ・Verilog又はVHDL言語を使用した論理回路設計 ・Xilinx、Intel、Latticeいず...

プリ・バックエンド設計 ＊EDAツール Mentor社 Tessent Synopsys社 DFT ＊利用言語：Verilog・VHDL ＊使用OS・アプリ：Linuz/Windows, ［勤務地（住所）］ 東京都港区浜松町２−７...

プリ・バックエンド設計 ＊EDAツール Mentor社 Tessent Synopsys社 DFT ＊利用言語：Verilog・VHDL ＊使用OS・アプリ：Linuz/Windows, ［勤務地（住所）］ 東京都港区浜松町２−７...

・ハードウェア記述言語の基本知識 （VHDL、Verilogでのデジタル回路設計）...

構築 ・設計、実装シミュレーション、実機デバック ■対応FPGA INTEL、XILINX、LATTICE他 ■対応言語 VHDL、Verilog ■使用ツール Quartus、VIVADO、Modelsim、ALINT...

）◆産前・産後休暇◆育児休業・子の育児目的休暇◆介護休業・介護休業 ［応募資格］ ＜最終学歴＞大学院、大学、短期大学、専修・各種学校、高等専門学校、高等学校卒以上 ＜応募資格/応募条件＞ ■必須条件： ・Verilog、VHDL言語...

用機器の開発経験 ・verilog-HDL、VHDL、SystemC、System-verilogの開発経験...

いた設計検証 ・画像処理および信号処理装置のデジタル回路設計…FPGAを用いた論理回路設計、タイミング制約（使用言語：Verilog、VHDL、SDC、UCF）、論理回路シミュレーターを用いた検証および実機評価 ※開発内容…画像処理システムの開発、マイ...

休業・子の育児目的休暇◆介護休業・介護休業 ［応募資格］ ＜最終学歴＞大学院、大学、短期大学、専修・各種学校、高等専門学校、高等学校卒以上 ＜応募資格/応募条件＞ ■必須条件： ・Verilog、VHDL言語の経験がある方 ・C言語...

ターサービスといった一連のエンジニアリング業務を担っていただきます。 【職務詳細】 ・FPGA ASIC Custom LSIの設計／デバッグ／評価など ・開発主要分野：画像表示装置／システム、画像検査装置、モバイルネットワーク、メモリなど ・開発環境：Verilog HDL、VHDLなど ■得ら...休暇形態：完全週休2日制(土日祝)、年間有給休暇：10日（入社月によっては10日以下の可能性あり）、年末年始、夏季休暇、慶弔休暇 ［応募資格］ 【必須】 ・VerilogHDLまたはVHDL、いずれかの言語スキルをお持ちの方 ・論理...

休暇制度有り ※定例会有（年二回／土曜） ［応募資格］ 【必須】 ・高周波回路設計の実務経験を5年以上お持ちの方 ・直近3年以内まで、設計の実務経験をお持ちの方 【尚可】 ・FPGA設計経験（VHDL／Verilog） ・信号...

の専門性を発揮できる ・映像機器分野での先端技術に携われる ■ツール： FPGA、VHDL（HW記述言語）、Verilog HDL（HW記述言語） ■当社について： BREXAグループは2025年7月に社名変更を行い、現在グループ売上約8,000億円...

［仕事詳細］ 【職務概要】 顧客のニーズに合わせて、LSI／FPGAの設計検証業務を行って頂きます。 画像機器、通信機器、AI機器などの最先端の技術に携わることができます。 【職務詳細】 ・Ｖｅｒｉｌｏｇ／ＶＨＤＬによ...

制度有、夏季休暇、年末年始、GW ［応募資格］ 【必須】 ・回路設計の実務経験 【尚可】 ・製品設計経験 ・VHDL、Verilog等を使用したFPGA設計の実務経験 ・海外規格認定申請および適合性評価経験 ・プリント基板設計またはプリント基板の外注設計コントロール経験...

休暇、夏季休暇、年末年始休暇、GW、育児休暇 ［応募資格］ 【必須】 ・デジタル回路設計の経験が3年以上ある方 業務で使用する言語、ツールは下記になります。 ■LSIデジタル回路設計・検証 （言語）Verilog-HDL、VHDL... （ツール）VCS、NC-Verilog、Verdi等 ■アナログ回路設計業務・レイアウト設計業務・高周波回路の設計開発 Composer、Spector、AnalogArtist、Virtuoso-XL、Calibre等 ■イン...

設計 ・機能評価と環境構築：完成したSoCの実機評価、使いこなし、各種開発環境（ハード／ソフトウェア）の構築 【使用ツール・言語】 ・プログラミング言語：C、C++、Python、tcl 等 ・ハードウェア記述言語：RTL（Verilog...、VHDL）、System-C ・EDAツール：SoC開発のためのEDAツール全般 【業務内容変更の範囲】 同社業務全般 ［勤務地（住所）］ 東京都港区虎ノ門2-2-3 東京メトロ銀座線「虎ノ門」駅徒歩2分 勤務地変更の範囲:出向...

リインターフェース、FPGA周辺回路） 【尚可】 ・FPGA設計（VHDL／Verilog） ・高速信号処理の知識 ・宇宙機器開発経験 ■配属案件について： 本プロジェクトだけでなく、一人...

機器や高速信号処理に関する知識を活かせる環境です。勤務地は東京都大田区、長期安定就業が可能な案件です。 ■おすすめポイント： ・FPGA設計の専門性を発揮できる ・映像機器分野での先端技術に携われる ■ツール： FPGA、VHDL（HW記述言語）、Verilog HDL（HW...