【東京/渋谷】RTL設計・検証業務◆40代50代活躍中
験スキルに応じて別案件の打診をさせていただく場合もございます。ご面接の際に志向性に合わせて様々お話しできればと思います。 ◆使用ツール: ・verilog/VHDL ・C言語 ・systemVerilog ◆エンジニアとしてのご活躍例 ・大手...・各種学校、高等専門学校、高等学校卒以上 <応募資格/応募条件> ■必須条件: ・Verilog/VHDLの検証経験をお持ちの方 ・画像系・通信系のハードウェア知識をお持ちの方 ■歓迎条件: ・C言語...
【東京・神奈川】LSIロジック設計(FPGA・ASIC)◆東芝グループの安定した経営基盤
となる方】 <最終学歴>大学院、大学、高等専門学校卒以上 <応募資格/応募条件> ■必須条件: ◎半導体ロジック設計、検証スキル ・設計言語(Verilog、SystemVerilog、VHDL、C言語 など) ・FPGA EDAツール、ASIC...
東芝ユニファイドテクノロジーズ株式会社 ⚡ ⚡ Fri, 28 Nov 2025 08:04:02 GMT