образование; знание языков VHDL, Verilog; большой опыт работы в САПР Vivado (разработка, отладка); большой опыт работы...
Алабуга ⚡ ⚡ Sat, 17 Oct 2026 22:42:10 GMT
с инженером-схемотехником. Требования: Опыт разработки цифровых схем на языках описания аппаратуры VHDL и/или Verilog...
Итмо Венчур Партнерс ⚡ ⚡ Fri, 09 Oct 2026 22:12:21 GMT
Программист ПЛИС (FPGA)
образование; знание языков VHDL, Verilog; большой опыт работы в САПР Vivado (разработка, отладка); большой опыт работы...
Алабуга ⚡ ⚡ Sat, 17 Oct 2026 22:42:10 GMT